基于FPGA的DDS项目设计

摘要

  信号发生器用于产生稳定的频率及幅度信号。直接数字频率合成(DDS)技术由于其结构简单,精度高等特点,被广泛应用于信号发生电路中。本次实验利用搭载Xilinx公司的xc3s200a-4ft256芯片开发板及DAC电路设计一个简易的信号发生器,该信号发生器操作简单、频率可调节范围广。经测试表明,该信号发生器低频输出稳定、幅值高,可以作为频率信号源应用于各种电路中。

1.引言

1.1 项目研究现状

  信号发生器作为一种常用的信号源设备,在测试测量领域有着广泛的应用。其为测试电路提供频率和幅度可调的测试信号,常用于电子、通信产品测试过程中。随着数字电路技术的不断发展,基于直接数字频率合成(direct digital frequency synthesis)技术的信号发生器技术逐步改变了传统信号的产生方式。目前市场上主要的直接数字信号发生器多是基于FPAG或MCU设计实现的,具有频率范围广、精度高、集成度高、成本较低等优点。
  DDS主要有查表法和计算法两种实现方法。查表法将波形的相位-幅值数据存储在ROM中,通过对频率字的累加值控制实现对幅值的采样,经过DA转换和低通滤波,从而得到相对映频率值的平滑波形。直接计算法通过一些特殊的函数,直接计算输出所需的波形。

基于FPGA的简易棋钟设计

一、项目要求

自行设计一个棋钟,功能如下:
$a$. 棋类比赛中每步棋有时间限制。假设A、B两位棋手比赛,当A棋手落子后按下A键,此时B棋手的秒表开始倒计时,A棋手的秒表恢复为倒计时初始值;当B棋手落子后按下B键,A棋手的秒表开始倒计时,B棋手的秒表恢复为倒计时初始值。
$b$. 倒计时初始值可设置为10秒或30秒两档。
$c$. 当倒计时至5秒内时,蜂鸣器每秒响一下或led灯闪烁1下。
$d$. 当某选手超时判负时,蜂鸣器长响,led灯持续闪烁,数码管显示出获胜的棋手编号(A或B)。
$e$. 其他功能可自由发挥。

依据设计目标,提炼出以下几点要求:

  1. 时钟分频功能,控制计时、LED及蜂鸣器工作频率。
  2. 倒计时功能,满足双方的计时要求。
  3. LED闪烁功能,两种闪烁模式。
  4. 蜂鸣器鸣叫功能,两种鸣叫模式。
  5. 数码管显示功能,倒计时及获胜方显示。
  6. 按键消抖功能,对AB切换按钮消抖。
  7. 模式切换功能,在30s和10s倒计时功能间切换。
  8. 状态判断切换功能,倒计时状态、倒计时5s内、一方获胜等状态,并控制棋钟工作。